2016年8月17日14:22
一 前言
材料學中將材料之間的結合面稱為界面，比如有機物與有機物(DAF-EMC)，有機物與無機非金屬(Epoxy-Filler)，有機物與金屬(Cu Trace-Core)，金屬與無機非金屬(Al Pad-IMD)，金屬與金屬（Au-Al IMC），無機非金屬與無機非金屬(ILD-Poly)等等。而不同材料體系之間的結合就意味著不同的界面，也就會帶來諸如污染，分層，腐蝕等材料學問題。界面通常是材料最薄弱的地方，是半導體器件最容易失效的地方，所以界面是做分析時重點關注的對象。。其實我們做失效分析，尤其是pFA，其目的就是要觀察到失效的現(xiàn)象，推測失效原因(建立失效模型，驗證失效機理)，并反饋相關工程。與晶圓制造相比，封裝的工藝相對簡單，不過封裝所用的材料體系更繁雜，界面種類也多，因此封裝級別的失效相對復雜，但只要理清了分析的邏輯，問題也會迎刃而解。
二 樣品制備
如前篇eFA(鏈接)所述，通過eFA分析已經(jīng)可以大致推測出失效的類型或位置(I-V Curve判斷失效位于基板還是芯片，Thermal獲得熱點即目標位置)，接下來就要開始破壞性分析，也就是pFA。
樣品制備是pFA的基礎，一般為磨，拋，開封等。
先說一下砂紙，一定要注意砂紙的編號，歐式的為P開頭，而美式的不帶P。下圖給出了美式與歐式的對應關系，供參考。經(jīng)驗上看，國產(chǎn)的砂紙不耐磨，建議盡量用進口的，用不起美國的，用韓國的也行。
接下來介紹磨樣，主要包括平磨和斷面制備。平磨一般用于切線和多層芯片隔離。切線的目的是為了切斷芯片與芯片或芯片與基板之間的電性連接，切線之后再次進行電性分析來確定失效位于哪一層。當已知失效位于哪層芯片后，就可以用熱硝酸或RIE來開蓋了。
制備一個好的斷面需要耐心和技巧。精細斷面制備一般要用樹脂鑲嵌之后再磨，而特別小的斷面則要用聚焦離子束(FIB)來制備。較常用的鑲樣樹脂有以下兩種：1. 丙烯酸樹脂，由粉體與液體兩種組分混合后使用，固化速度快，15分鐘就好，缺點是收縮率高，樣品容易變形，填充性也差，鑲好的樣品里容易有氣泡；2. 環(huán)氧樹脂，固化時間較長，常溫固化大于1小時，通常為兩種液體混合，填充性好，收縮率低，形變小，若配合真空鑲樣機使用，基本可以消除氣泡。磨斷面的難點是既要保持樣品的水平，又要保證最終的斷面沒有劃痕且不能被污染。舉例來說，磨一排Solder ball，首先要磨到球的直徑位置，還要盡量做到一排球的斷面都一樣大。錫是一種很軟的材料，要做到?jīng)]有劃痕，是要下一番功夫的。磨斷面用的砂紙，拋光液，拋光布包括轉速的選擇都取決于要磨的材料和想要達到的效果，終拋一定要用拋光布+拋光液。如果只是粗略的看下斷面，可以在樣品上留一層水，在偏振光或暗場下，有些劃痕會被掩蓋，斷面也會相對好看些。做精細斷面制備，首先要對自己有信心，所謂熟能生巧，磨樣的時候多總結經(jīng)驗教訓，總歸會越磨越好。(額外介紹一個亞克力樹脂的小應用，用直徑很小的細銅線，沾少許Flux，焊在器件背面的錫球或者焊盤上，然后滴幾滴調好的亞克力樹脂混合液，把焊點封好，利用引出的銅線可以在沒有測試底座的情況下進行電測試，獲得包括I-V Curve，Hotspot等重要信息)
開蓋一般都用熱硝酸與塑封料反應，而后用丙酮沖洗，溫度有高有低。個人習慣將器件加熱后滴硝酸進行Decap，當然也可以直接用硝酸煮。做高級FA有一項開蓋技術是必須要掌握的，那就是Window Decap或者叫Partial Decap，即在器件表面滴開一個小窗口，只露出芯片的某個區(qū)域。Window Decap的技術要點是在Decap的過程中不能傷到基板與Solder ball，保留芯片與基板的連接，開蓋之后還可以進行電性分析。
最后簡單介紹一下封裝級別分析不常用到的Delayer技術。從字面意思理解，Delayer就是剝層，真的要做Delayer的時候，基本就是到Die Level的級別了。由于保密或代工等原因，封測廠很少能拿到Layout，因此封測廠的FA其實只關注金屬層以及Contact(W)即可，如下圖中虛線往上的部分。
如果eFA可以給出確切的位置信息，包括Bitmap，以及Thermal，EMMI/InGaAs，OBIRCH等的熱點，那么Delayer的成功率會得到很大提升。采用純手拋或者用自動拋光機都可以實現(xiàn)Delayer，重點是要選擇合適的拋光液和拋光布。拋光液可以選擇微米或者納米級的氧化鋁或氧化硅懸濁液，也有廠家推薦使用金剛石懸濁液，而拋光布可以選擇各廠家拋光液對應的那款拋光布。Delayer過程最關鍵是看Lapping Loop，不同的顏色代表不同的層，如下圖所示[1]。
Delayer之前首先要確定目標位置，根據(jù)芯片上的Pattern或者用Laser Marking點做參照物，逐層剝(拋)下去。手拋很難做到整層的剝出，只要讓Lapping Loop停在想要的那一層即可。其實大部分缺陷都位于金屬層(兩根相鄰的Via之間，上下兩層金屬之間，Via或Metal底部)，所以Delayer只要拋到目標金屬層上的SiO2層，通過顯微鏡就能觀察目標位置是否存在缺陷。如果不知道缺陷在哪一層，就只能針對熱點位置逐層剝下去。到Contact之后還可以繼續(xù)做Voltage Contrast，觀察到異常點之后切FIB[2,3]。
反向工程[4]中用Delayer來復制版圖，當然只是針對一些簡單產(chǎn)品。一般的做法是逐層剝掉如SiNx，Metal，SiO2，Poly，AA等，并逐層拍照，獲得版圖。拍照主要針對金屬層和Via層，而AA層還需要染色后才能區(qū)分出NMOS與PMOS。其實半導體技術早已經(jīng)發(fā)展到讓你抄無可抄的程度，例如Intel的14nm Tri-gate FinFET，剖面結構用TEM可以看的很清楚，但是誰也復刻不出來。再比如3D NAND，有做到64層的，有做到48層的，有做到32層的，互相之間也都了解彼此的工藝水平，也都會買別人家的產(chǎn)品來做反向工程，都想做更多層，但有些時候就是心有余而力不足。好吧，扯遠了…
三 形貌觀察
成像一般有兩種模式：一種是采用外置激勵源，如光，電子，離子，超聲等，作用在樣品上之后，收集反饋信號成像；另外一種是利用樣品本身發(fā)出的信號來成像。FA常用的OM，SEM，SAT，X-ray都屬于前者，Thermal和EMMI屬于后者。前者又可分為兩種模式，一種為反射像，一種為透射像。一般來說，反射都比透射清晰(TEM除外)。成像的效果主要與以下三點有關，襯度，景深和分辨率。關于顯微成像的原理在網(wǎng)上有很多，在此不再贅述[5]，以下重點介紹顯微成像技術在失效分析中的應用以及不同成像技術之間的差別。首先談談日常分析中最常用的觀察設備—光學顯微鏡。常見的光學顯微鏡附件有以下幾個，
1. BF，明場，適合看平面
2. DF，暗場，適合看金屬
3. PL，偏振，適合看有機薄膜
4. DIC，差分，適合看IMC
5. AS，孔徑光闌，可以得到一定的景深，相當于小孔成像，孔徑越小，景深越大
6. FS，視場光闌，可以縮小視場，不大常用
BF/DF/PL/DIC可以讓顯微鏡輸出不同的襯度，AS則可以略微改變成像的景深。其中偏振是非常重要的附件，因其有極佳的顏色襯度，特別是對不同種類的有機物可以呈現(xiàn)出不同的顏色，這是明場像，暗場像，甚或是SEM，包括EDX均無法實現(xiàn)的分辨能力?？梢赃@樣說，偏振附件對有機污染以及有機異物的觀察在某些應用場合是不可替代的。舉個例子，在偏振光下，PCB基板表面的綠漆是透明的淡綠色，這意味著不必去掉綠漆，就能看到綠漆下面銅布線的缺陷。暗場雖有類似的效果，但其亮度較低且顏色襯度較差，使其遠沒有達到偏振的清晰程度。下圖給出了明場像，暗場像和偏振像之間的差別，僅供參考[6]。
光學顯微鏡(OM)與電子顯微鏡(SEM)的區(qū)別在于，OM不僅有亮度襯度，還有顏色襯度，而SEM只有灰度襯度。但SEM的景深要比高倍顯微鏡的景深大得多，從下圖可以看到OM與SEM在景深上的差別，左邊為OM圖像，右邊為SEM圖像。
景深與放大倍數(shù)是矛盾的，鏡頭倍數(shù)越高，景深越淺，所以低倍顯微鏡的景深遠大于高倍顯微鏡。在高倍率下調小孔徑光闌，也能夠獲得一定的景深。下圖很好的詮釋了景深與光圈(AS)之間的關系，供參考。
當然現(xiàn)在有3D顯微鏡，通過在不同焦平面拍照并在高度上進行疊加合成，可以在較高倍率下獲得大景深，請見下圖。
成像的分辨率可以參考下面這個公式，
其中R為可分辨的最小間距，也就是分辨率，λ為波長，NA為數(shù)值孔徑。簡單來說，波長越小，分辨率越高。比如，電子的波長遠小于可見光的波長范圍，因此SEM的分辨率要遠高于光學顯微鏡，同時SEM的背散射探頭還可以提供元素襯度像。再比如，紅外線的波長比可見光要大，所以紅外顯微鏡的分辨率比普通顯微鏡要差一些。同時，紅外只有灰度圖像，沒有顏色襯度，不過某些波段的紅外線在硅中的穿透率大于50%，因此可以穿過硅看到內(nèi)部電路和缺陷。
綜上所述，觀察形貌時不應一味地追求高分辨率，選擇能表現(xiàn)出缺陷或失效特征的最佳方法/手段才是最重要的。
四 異物&污染分析：
首先要分清異物和污染的概念。
1. 異物，英文是Foreign Material，即外來的物質。異物按材質可以分為金屬，無機非金屬和有機異物，按形狀可以分為塊狀，顆粒，粉末，條狀，絲狀等。異物是封測廠較常見的不良，下表給出了封測廠常見異物的成分，形狀及其可能來源。
異物會造成各種不良，如掉落在芯片表面，貼片的時候就可能造成Crack或Surface Damage。有時候Surface Damage很細微，如果Decap只去除DAF，則在Polymide表面可能會看到一個小洞，而去除Polymide之后，在Chip表面什么都看不到。有時候ESD也會在Polymide表面留下燒傷痕跡，而Decap以后卻什么痕跡也沒有。注意這個ESD Damage不一定在Pad附近，而可能出現(xiàn)在Chip表面任何位置，這也是一種新的放電模式，叫做ESDFOS(ESD from outside to surface[7])。硬質異物，比如硅碎屑，嵌在Wheel tooth里，會造成Wafer Scratch，粘在劈刀上，會造成臨近的金線劃傷。有時候一根絲狀異物粘在涂Flux的Pin針上，則可能會引起Solder Bridge。
2. 污染，英文Contamination，通常為有機物，一般為薄薄的一層，有油脂狀的，有表面變色的，有些甚至什么都看不出來。污染會導致分層，外觀不合格，還有工程不良，比如BPT低或打不上線。
封裝失效分析中常用的成分分析設備有兩個，能譜(EDX)和傅里葉紅外光譜(FT-IR)。能譜一般用于無機物分析，包括金屬，氧化物，陶瓷，玻璃等。做能譜分析時要特別留意某些特征元素，比如鋇Ba(PSR碎屑)，氯Cl(誘發(fā)腐蝕)，氟F(Polymide殘留)等。X-ray Mapping是能譜附帶的一個非常好用的工具，可以將不同元素用顏色區(qū)別標出，如下圖。
X-ray Mapping可以將元素分布圖像化，結果更為直觀且易讀，比較適合做Solder Bridge，Bump Extrusion，金屬異物導致的Wire Short，Conductive Anodic Filaments(CAF)等金屬化短路的表征。
傅里葉紅外光譜(FT-IR)則比較適合做有機異物或污染物分析。紅外光譜的一個特點是附件眾多，適用于不同狀態(tài)的樣品，液體，固態(tài)，薄膜，粉末等等。紅外光譜為吸收譜，所以一定要穿過樣品并扣除背景之后才能獲得譜圖。采集方式有以下四種，透射，衰減全反射(ATR)，漫反射，鏡面反射(Microscope)。下圖為基于反射模式的顯微紅外光譜儀，通過調節(jié)如圖的光斑來選區(qū)(ROI, region of interest)，選區(qū)面積較小，特別適用于bonding Pad，Ball Land等光亮表面污染的分析。反射模式下樣品越平、底面反光度越高，譜圖質量就越好，這也很好理解，因為表面粗糙度越小，光線被散射的越少，被反射的也越多。當然顯微紅外還有透射模式，不過不常用。
顯微紅外有一個比較特殊的附件，Tip ATR Crystal，使用時裝在顯微鏡的鏡頭上，如下圖所示。Tip直徑宜選擇小的，可以戳在樣品上，適合做Compound表面、PCB表面等相對較軟的表面有機異物及污染物分析。Tip還可用于FT-IR Mapping，不過分辨率較差，用于分析的意義并不大。
有些情況下污染物較薄，薄到只有幾個納米的程度(淺表面)，F(xiàn)T-IR和EDX都沒法探測到或者說無法分辨出來，這時候可能要用XPS，Auger或者SIMS來分析。鑒于筆者對這幾臺設備不是很熟悉，以下表述，僅供參考[8]。
· XPS，光電子能譜儀，激發(fā)源為X射線，除了元素信息，還可以給出原子價鍵的信息，所以既可以做無機物分析，也可以做有機物分析
· AES，俄歇電子能譜，激發(fā)源為電子束，分辨率較高，適合分析導電性良好的樣品，比如金屬表面，但只能給出元素信息
· TOF-SIMS，飛行時間二次離子質譜儀，激發(fā)源是離子束，除了二次離子信息，還可以分辨有機物的官能團
XPS/Auger/TOF-SIMS，都可以做Profile，即可以測量污染物的厚度，這是EDX和FT-IR都沒有的功能。不過EDX和FT-IR勝在價格便宜，解譜時也不需要太多材料或化學的知識背景，故實用性更高。
其實對于污染或異物，客戶較關心的是會不會重復出現(xiàn)，是偶發(fā)的還是規(guī)律性的，而工藝工程師關心的是污染或異物的來源以及如何消除。所以分析異物或污染時除了要給出元素組成，更要考慮其物質組成和分子結構。一般來說，異物的分布是隨機的，而污染則有一定集中性。分析污染時要根據(jù)現(xiàn)場的信息，判斷其是否具有某種集中性(某條PCB，Wafer的某一區(qū)域，某一金型，某一lot等)，并爭取給出污染的來源，從而達到將其徹底消除的目的。異物的影響因素較多，比如某段時間產(chǎn)線施工，由異物引起的不良就會增多。與污染相比，異物的分析并不難，但其來源太雜，通常較難改善。異物之于產(chǎn)線就像灰塵之于空氣一樣，只能盡量減少，不能完全消除。而像產(chǎn)線的環(huán)境，潔凈度等級，設備的擺放，PM的頻率，氣流的設計，載體(Tray盤，Magazine等)的清洗周期等都會影響到異物占總失效的比例。下圖給出了封裝失效分析中常見失效的比例，收率異常Lot的REJ一般源于工藝不良或者原材料不良，而收率正常Lot的REJ則能反映出產(chǎn)線的整體水平，包括cpk，異物分布，ESD管控水平等等。
五 結語與展望：
近年來，隨著Flip-chip(倒裝焊)，RDL(再布線，包括WLP)，尤其是基于深硅刻蝕TSV(第四代封裝技術，硅通孔)與高深寬比MH(Memory Hole, 3D NAND)等技術的發(fā)展，工藝難度與日俱增，只有不斷的開發(fā)并完善與之相匹配的失效分析和檢測技術，才能持續(xù)提升這些先進工藝(包括晶圓制造與封裝)的良率，降低成本，并最終實現(xiàn)量產(chǎn)。限于篇幅與知識背景，本文未能涵蓋上述工藝的失效分析，但相信隨著WLP，TSV以及3D NAND市場份額的增加，尤其是采用InFO封裝工藝的iPhone7上市以及3D NAND普及之后，在未來一定會吸引更多對于失效分析與檢測技術的關注[9]。
