作者：徐祥禎(義守大學(xué)機械與自動化工程學(xué)系副教授)
前言
電子構(gòu)裝(Electronic Packaging)，主要是利用固定粘著技術(shù)，將集成電路(Integrated Circuit, IC)芯片固定在承載襯墊(Die Pad)上，并利用細微連接技術(shù)，引出電力訊號，并以絕緣材料予以密封，建構(gòu)成立體結(jié)構(gòu)。這種技術(shù)在上一世紀稱為IC封裝，由于電子產(chǎn)品種類越來越多且技術(shù)范圍涵蓋物理、化學(xué)、材料、機械、電機等學(xué)門，廣義上說，將電子組件與芯片承載襯墊固定連接，裝配成完整的系統(tǒng)或設(shè)備，以發(fā)揮IC原始設(shè)計功能的技術(shù)，即可稱為電子構(gòu)裝。電子構(gòu)裝的功能，包含了以下幾項(1)電源供應(yīng)(2)信號傳輸(3)熱量排除(4)保護支撐。
以微電子的制程而言，電子構(gòu)裝屬于產(chǎn)品后段的制程技術(shù)，電子產(chǎn)品朝向輕薄短小趨勢發(fā)展，IC芯片縮小但IO數(shù)增加、組件密度集中使功率提高，所產(chǎn)生熱源如何排除問題，與來自構(gòu)裝制程所產(chǎn)生的殘余應(yīng)力，以及芯片在運作時各種材料間熱膨脹系數(shù)差異所產(chǎn)生的熱應(yīng)力，此外，還有高分子材料因吸濕所引發(fā)的濕氣膨脹應(yīng)力。各種因溫度、濕氣引發(fā)的應(yīng)力作用，導(dǎo)致構(gòu)裝材料間的分層、崩裂，或是芯片的破損，使得IC運作失效，造成可靠度問題。因此，電子構(gòu)裝技術(shù)開發(fā)的重要性，其實并不亞于前段的IC制程技術(shù)或其它微電子制程技術(shù)。
一、電子構(gòu)裝技術(shù)層次與分類
一般而言，電子構(gòu)裝技術(shù)因制程技術(shù)不同而區(qū)分成不同的層次，如圖一所示。
第0層次的構(gòu)裝，是指直接在IC芯片上的連線制程，稱為 Wafer Level；
第1層次的構(gòu)裝，是將IC芯片粘接于一構(gòu)裝體中并完成電路連線與密封保護，稱為Module Level；
第2層次的構(gòu)裝，是指將第一層次構(gòu)裝完成的數(shù)個組件組合在 PCB電路板上，稱為 Board Level；
第3層次的構(gòu)裝，則指將數(shù)個電路板組合于一主板 (Mother Board)上，稱為 Card Level；
第4層次的構(gòu)裝，則為將數(shù)個主板組合成為電子產(chǎn)品，稱為 Gate Level；
第5層次的構(gòu)裝，是指將將數(shù)個電子產(chǎn)品透過網(wǎng)路組合起來，稱為 Network Level。
另外，將 IC芯片直接固定在 PCB上的Chip on Board技術(shù)，分類為第 1.5層次的構(gòu)裝。
圖一 電子構(gòu)裝技術(shù)層次示意圖
二、電子構(gòu)裝結(jié)構(gòu)分析
電子構(gòu)裝的可靠度(Reliability)，主要是探討其故障機制(Failure Mechanism)，大致上分為下列三種：
(1)熱機械故障，這是由于溫度增加造成構(gòu)裝內(nèi)部材料因彼此間熱膨脹系數(shù)不同產(chǎn)生熱變形與熱應(yīng)力，最常見的熱機械故障是斷裂，斷裂會導(dǎo)致芯片破裂、基板分離、填充物破裂、焊錫點疲勞。斷裂的機制有脆性斷裂及延性斷裂。
(2)化學(xué)故障，這包含了化學(xué)腐蝕與金屬擴散，當(dāng)金屬與水氣或酸接觸會產(chǎn)生腐蝕。高分子材料本身就會吸濕，而且與金屬間不能完全密合，空氣的濕氣會擴散或以毛細作用傳入構(gòu)裝體內(nèi)，造成金屬及焊線的腐蝕，殘余濕氣在高溫作用會造成爆米花效應(yīng)。此外，兩種不同金屬之間擴散，形成介金屬化合物(Inter-Metallic Compound,IMC)，造成金屬的脆化并且減弱其降伏應(yīng)力，如焊錫點破裂。
(3)電氣故障，包含電遷移與靜電放電，因IC芯片內(nèi)電流密度高，電子在鋁線移動將鋁原子擠出，稱為電遷移，造成導(dǎo)體線路電流不連續(xù)形成開路故障，與相鄰導(dǎo)體形成短路故障。靜電放電是指外界如人體或儀器設(shè)備的電荷經(jīng)過放電途徑，瞬間大量的電流進入IC芯片，造成電子組件故障。
電子構(gòu)裝的結(jié)構(gòu)分析，簡單的說是要預(yù)估結(jié)構(gòu)體在承受某種負載(溫度、濕度、壓力、電氣或是瞬間的外力作用)下的反應(yīng)情形，計算結(jié)構(gòu)體內(nèi)部應(yīng)力分布與變形量，或是算出結(jié)構(gòu)體震動的固有頻率，或是找出結(jié)構(gòu)體熱源所在以及散熱途徑等等，用來分析結(jié)構(gòu)體的故障機制，提升電子構(gòu)裝的可靠度。因此，電子構(gòu)裝的結(jié)構(gòu)分析所需技術(shù)知識范圍，包含了固體力學(xué)(彈性、塑性、振動、光彈)、熱機力學(xué)(熱傳學(xué)、材料力學(xué))、破壞力學(xué)、材料科學(xué)等，相當(dāng)廣闊。任何新的電子產(chǎn)品的研發(fā)，都需要在形狀、尺寸、材料、負荷、可靠與價格上作反復(fù)的結(jié)構(gòu)分析。此外，電子產(chǎn)品在不能達到預(yù)期的功能或故障時，必須作多項的結(jié)構(gòu)分析，以正確指出失效的原因，同時驗證其量測值。不論是新創(chuàng)或是改良，工程師首先必須對整體結(jié)構(gòu)有所了解；其次必須對結(jié)構(gòu)體內(nèi)的每一組件，分析其所受的負載，并運用這些力學(xué)原理求解。一旦確定后，工程師會依照結(jié)構(gòu)體所需的強度及各材料的機械性質(zhì)，來選擇適當(dāng)之尺寸?！皹?gòu)裝”一詞中，隱含了“結(jié)構(gòu)分析”的意義，因此，將「IC封裝」更名為「電子構(gòu)裝」，在學(xué)術(shù)界上有其意義存在。
圖二 PBGA(Plastic Ball Grid Array)構(gòu)裝結(jié)構(gòu)示意圖
一個典型的半導(dǎo)體構(gòu)裝PBGA結(jié)構(gòu)的示意圖，如圖二所示。此構(gòu)裝材料使用了環(huán)氧樹脂封膠(Epoxy Mold Compound)、芯片(Chip)、芯片接合劑(Die Attach)、金線(Au Wire)、基板(Substrate)、綠漆(Solder Mask)、導(dǎo)通孔(Via)、焊錫(Solder)。在封裝過程中，因為反復(fù)進行加熱、冷卻，因各材料因熱膨脹系數(shù)不同，在界面產(chǎn)生熱應(yīng)力而導(dǎo)致變形、裂縫、破壞。因為環(huán)保意識抬頭，綠色構(gòu)裝(green package)需要無鉛成份的焊錫、無鹵素成分的環(huán)氧樹脂封膠等，材料的改變會改變制程，其可靠度也跟著會改變，需要更多的測試與結(jié)構(gòu)分析來驗證。了解電子構(gòu)裝不同材料，如金線、銅箔、銀膏、焊錫、硅芯片、環(huán)氧樹脂封膠、基板、芯片接合劑、綠漆的材料特性，對于結(jié)構(gòu)分析有很大的幫助。
由于有限元素分析（Finite Element Analysis,FEA）已廣泛使用在工程上的結(jié)構(gòu)分析與熱分析上，并普遍被學(xué)術(shù)與產(chǎn)業(yè)研發(fā)所接受。在電子構(gòu)裝結(jié)構(gòu)分析上，多重物理場偶合(Multi-physics)之FEA軟件包被使用最為廣泛。FEA仿真預(yù)測要精準，必須結(jié)構(gòu)體內(nèi)部全部材料要有正確的機械、熱、電氣性質(zhì)以及適當(dāng)?shù)倪吔鐥l件的設(shè)定，如牽涉到非線性求解，更需要有一個合適求解器(Solver)及解題順序。因篇幅關(guān)系，僅就電子構(gòu)裝結(jié)構(gòu)分析的部份FEA仿真預(yù)測結(jié)果作一示范說明：
(一)熱引發(fā)變形(Thermal-induced displacement)
圖三顯示flip chip BGA(FCBGA)結(jié)構(gòu)體的示意圖，受熱后所產(chǎn)生的內(nèi)部變形(in-plane displacement)與Moiré Interferometry云紋干涉實驗結(jié)果，以及熱翹曲(thermal-induced warpage)預(yù)測。FEA預(yù)測結(jié)果與Moiré實驗量測值的誤差不到0.3%，顯示FEA預(yù)測非常精確。
圖三(a) FEA預(yù)測水平方向變形量(100oC降溫到25oC)
圖三(b) Moiré云紋干涉實驗量測水平方向變形量(100oC降溫到25oC)
圖三(c) FEA預(yù)測翹曲(warpage)變形量(25oC加溫到250oC)
(二)焊線制程第一焊點模擬(Cu/low-K underlay microstructure dynamic response)
焊線(wire bonding)制程中，第一焊點(first bond)的制程相當(dāng)復(fù)雜，制程上的參數(shù)bond force、bond speed、超音波USG的bond power需要轉(zhuǎn)換成FEA的相關(guān)邊界條件，制程溫度與焊線上FAB及HAZ區(qū)域的機械性質(zhì)要能反應(yīng)到金線的材料性質(zhì)上，更重要的是FEA模式要能仿真動態(tài)接觸大變形的非線性行為。在此結(jié)構(gòu)分析下，亦能正確的預(yù)測bond pad底下Cu/low-k微結(jié)構(gòu)的應(yīng)力波傳遞及破壞機制。而黃金價格飆漲，焊線以銅線取代金線，也是未來電子構(gòu)裝技術(shù)發(fā)展趨勢之一。銅線的應(yīng)變硬化在FEA模式中又必須充分的考慮進去。
圖四(a)焊線制程第一焊點3維FEA模型 (b)Cu/low-K微結(jié)構(gòu)示意圖
圖四(c) 預(yù)測熱超音波制程的Cu/low-K微結(jié)構(gòu)等效應(yīng)力
(三)系統(tǒng)級封裝焊錫之溫度循環(huán)測試(Thermal cycle test for System-in-Package)
在綠色構(gòu)裝需求無鉛焊錫，目前業(yè)界大多以錫銀銅(Sn-Ag-Cu,SAC)合金來制作各式BGA的錫球，提供第二層次構(gòu)裝上板(board level)的表面粘著。因為SAC各合金材料比例不同，其機械性質(zhì)不同，而銅的活性高、易擴散，生成金屬間化合物，使結(jié)構(gòu)變脆。當(dāng)進行溫度循環(huán)測試，從-40OC到125OC，包含加溫、持溫、降溫、持溫，溫度往復(fù)的變化使結(jié)構(gòu)受到往復(fù)的壓縮、膨脹，SAC焊錫會產(chǎn)生疲勞破壞。而SAC焊錫的熔點約480K-520K間，當(dāng)工作溫度到其熔點一半時240K-260K，SAC焊錫會有潛變(creep)發(fā)生。因此在結(jié)構(gòu)分析，就要選擇具粘彈性行為的FEA元素，材料性質(zhì)也必須反應(yīng)潛變形為，而3D實體模型耗費太多計算機資源，因此使用slide model，又利利用圣維南原理，以子模型(sub-model)來作焊錫點附近的應(yīng)力應(yīng)變分析。在疲勞壽命預(yù)測，不同模式需要creep shear strain、creep von Mises stress-strain、以及creep strain energy density來代入不同模式。
圖五(a)系統(tǒng)級封裝3維FEA模型 (b)焊錫點子結(jié)構(gòu)FEA模型
圖五(c)焊錫點等效應(yīng)變-等效應(yīng)力圖 (d)焊錫點子結(jié)構(gòu)潛變應(yīng)變能密度-時間圖
(四)系統(tǒng)級封裝焊錫點掉落測試(Drop test using support excitation scheme)
焊錫點的另一個可靠度，就是上板后的電子產(chǎn)品要通過掉落測試(drop test)。在JEDEC掉落測試標準中加速度G值與sin波時間圖，必須反應(yīng)到求解順序中。而邊界條件中，則運用input D及support excitation方式，進行掉落測試模擬。由于金屬擴散產(chǎn)生介金屬化合物，使結(jié)構(gòu)變脆，各種材料的機械性質(zhì)必須正確的反應(yīng)。延性破壞與脆性斷裂準則(criteria)用在不同的結(jié)構(gòu)與材料，破壞位置亦是研究重點之一。SAC錫球合金的比例、各結(jié)構(gòu)的尺寸，用來作最優(yōu)化的設(shè)計。
圖六(a)系統(tǒng)級封裝焊錫點3維子結(jié)構(gòu)FEA模型
圖六(b)焊錫點上方等效應(yīng)力-時間圖 (c)焊錫點下方等效應(yīng)力-時間圖
(五)CMOS影像傳感器熱-濕-固耦合(Thermo-hygro-mechanical effects for CIS)
濕度所引發(fā)的電子構(gòu)裝可靠度問題，除了材料的濕氣(moisture)性質(zhì)，與濕氣擴散系數(shù)(moisture diffusivity)不容易求得外，吸濕膨脹系數(shù)(coefficient of moisture expansion)也很難直接量測出來。在以往，工程師經(jīng)常直接以烘烤來去濕，而FEA軟件并不能直接仿真濕氣分布與預(yù)測吸濕膨脹所產(chǎn)生的應(yīng)力。由于濕氣擴散原理與熱傳導(dǎo)的熱傳播原理一樣，運用費肯第二擴散原理(Fick’s second diffusion law)，推導(dǎo)出飽和吸濕系數(shù)、擴散系數(shù)、吸濕重量之間的關(guān)系式；在IR-Reflow過程中以Arrhenius方程式找到其活化能、擴散系數(shù)(此時，擴散系數(shù)會與溫度相依)；在吸濕膨脹所產(chǎn)生的應(yīng)變，會等于殘余濕度與吸濕膨脹系數(shù)之乘積。在FEA吸濕模擬中，密度(density)設(shè)定為1、熱傳導(dǎo)系數(shù)設(shè)為擴散系數(shù)乘以飽和吸濕系數(shù)、比熱設(shè)為飽和吸濕系數(shù)，結(jié)構(gòu)體外部邊界的濕度全部設(shè)定成1與內(nèi)部全部設(shè)為0，并進行瞬態(tài)非線性分析，所得的場變量即為濕度(wetness)。其次，進行IR-Reflow去濕過程的模擬，要注意的是，要將結(jié)構(gòu)體全部邊界設(shè)定為0。最后將殘余的濕氣與吸濕膨脹系數(shù)，以及因溫度增加所產(chǎn)生的熱變形，共同代入熱-濕-固耦合結(jié)構(gòu)分析，得到構(gòu)裝整體的應(yīng)力分布。
圖七(a)QFN CMOS影像傳感器吸濕192小時(30oC/60%RH)
圖七(b)QFN CMOS影像傳感器去濕60秒(30oC/60%RH)
圖七(c)QFN CMOS影像傳感器熱-濕-結(jié)構(gòu)偶合分析與基板失效圖
三、結(jié)論
電子產(chǎn)品的趨勢是輕薄短小，IC芯片也跟隨著朝向高密度電子電路與多IO腳數(shù)發(fā)展。從過去的歷程來看，要開發(fā)新產(chǎn)品，電子構(gòu)裝需要新技術(shù)、新制程、新材料的配合，還要有新機臺的改善。在開發(fā)流程上，大多以FEA仿真來預(yù)測構(gòu)裝結(jié)構(gòu)體在各種環(huán)境的可靠度來進行設(shè)計或改改，再配合參數(shù)設(shè)計，以測試實驗數(shù)據(jù)驗證。無論電子產(chǎn)品如何創(chuàng)新，結(jié)構(gòu)體如何變化，材料如何更新，在進行結(jié)構(gòu)分析時，所需要的力學(xué)學(xué)理，并沒有太大的改變。當(dāng)前的3D IC的TSV(Through Silicon Via)技術(shù)，其結(jié)構(gòu)迥異于之前的IC封裝結(jié)構(gòu)，發(fā)展?jié)摿o窮，但如果IC芯片運作所產(chǎn)生的熱量沒有辦法適當(dāng)?shù)呐懦?，電子?gòu)裝不能解決IC芯片的廢熱問題，新開發(fā)的TSV就完全沒有商業(yè)市場，由此可見電子構(gòu)裝技術(shù)的重要性。本文只是大致提到電子構(gòu)裝的結(jié)構(gòu)分析的一些基本概念，并未涉入到諸多力學(xué)原理，拋磚引玉，期待國內(nèi)電子構(gòu)裝先進更多深入的介紹，讓國內(nèi)更多的學(xué)生、工程師投入電子構(gòu)裝的研發(fā)領(lǐng)域。
